

- 静态逻辑
- 动态逻辑
- 逻辑类型选择

第七章

组合逻辑类型


静态逻辑

🌿 静态互补CMOS逻辑

🌿 有比逻辑


🌿 传输管逻辑

静态互补CMOS



PUN 和PDN 是对偶的逻辑网络。

静态互补CMOS反相器




注意数字反相器
与模拟CMOS放
大器的区别。

$V_{dd} > 2V_T$ 时

工作区	nMOS	pMOS
A	Cutoff	Linear
B	Saturation	Linear a1
C	Saturation	Saturation a2
D	Linear	Saturation
E	Linear	Cutoff

直流电压传输特性




幻灯片 4

- a1** 当 $V_{dd}-V_T > V_T$ 时, PMOS处于线性区, 也就是如果 $V_{dd} < 2V_T$ (如一些低压逻辑中) PMOS将处在截止状态
adm, 2011/11/5
- a2** 在翻转阈值点 (V_m) 处, 输入输出相等, NMOS和PMOS的 V_{gd} 都等于0, 如果 $V_{dd}/2 > V_T$, 则NMOS和PMOS都饱和
adm, 2011/11/5

静态CMOS逻辑的特点

- ❖ 全摆幅; 高噪声容限
- ❖ 无比逻辑: 逻辑电平与器件的相对尺寸无关; 容易设计
- ❖ 静态逻辑: 稳态时总是存在输出到 V_{dd} 或者 Gnd 的通路, 输出阻抗低,
- ❖ 无静态功耗 (忽略器件泄漏电流时)
- ❖ 具有可再生性
- ❖ 超高的输入阻抗;
- ❖ 对工艺偏差不敏感

是应用最广的逻辑类型, 主流EDA工具都是面向静态CMOS逻辑设计的。




静态逻辑

❖ 静态互补CMOS逻辑


❖ 有比逻辑

❖ 传输管逻辑


有比逻辑



(a) resistive load




(b) depletion load NMOS



(c) pseudo-NMOS

目的：减少实现所需晶体管数目


有比逻辑的特点




- N 个晶体管 + 负载
- $V_{OH} = V_{DD}$
- $V_{OL} = \frac{R_{PDN}}{R_{PDN} + R_L} V_{DD}$
- 不对称响应
- 静态功耗

伪NMOS逻辑的传播延时

🔥 上拉





🔥 下拉



伪NMOS

- 有源负载
- 晶体管数 **$N+1$**
- 有比电路： **V_{OL}** 和晶体管尺寸有关




伪NMOS反相器的静态特性

对于短沟道器件

a4

$$k_n \left((V_{DD} - V_{Tn}) V_{OL} - \frac{V_{OL}^2}{2} \right) + k_p \left((-V_{DD} - V_{Tp}) \cdot V_{DSATp} - \frac{V_{DSATp}^2}{2} \right) = 0$$



假设 V_{OL} 相对于驱动电压 ($V_{DD} - V_T$) 很小，
而 V_{Tn} 与 V_{Tp} 在数值上相等，

于是 V_{OL} 可以近似为：

$$V_{OL} \approx \frac{k_p (V_{DD} + V_{Tp}) \cdot V_{DSATp}}{k_n (V_{DD} - V_{Tn})} \approx \frac{\mu_p \cdot W_p}{\mu_n \cdot W_n} \cdot V_{DSATp}$$

Pseudo-NMOS: 较小的面积和（对驱动器产生的）负载效应，但有静态功耗
一般 **PMOS** 管的驱动强度可选为 **NMOS** 管的 **1/3 ~ 1/6**
例如，可选 **PMOS** 管的宽度为 **NMOS** 管的 **1/2**

幻灯片 11

a4

本课程中如无特别说明，伪NMOS逻辑采用 $W_p=W_n/2$
adm, 2011/11/6

不同 W_p/W_n 下的VTC

随着pMOS
(W/L)_p增大, V_{OL}
升高


为使在设计空间的
各个边界上都能有
合适的噪声容限,

- 一般需要比较保守地选择负载管
(弱PMOS管)

- 最坏情况是?

SF


$$V_{OL} \propto \frac{W_p}{W_n}$$




伪nMOS的逻辑努力

- 逻辑努力定义：伪nMOS逻辑门的输入电容与具有相同驱动电流的静态互补CMOS反相器的输入电容之比。
- 本征延时定义：伪nMOS逻辑门的扩散电容与具有相同驱动电流的静态互补CMOS反相器的扩散电容之比。


Inverter



NAND2



NOR2



$$g_{NOR2} < g_{NOR2 \text{ 互补CMOS}},$$

$$g_{NAND2 \text{ 互补CMOS}} < g_{NAND2}$$

$$W_p = 1/2 \cdot W_n$$

伪nMOS的静态功耗


❗ 输出低电平时存在直流通路

$$P_{low} = V_{DD} I_{low} \approx V_{DD} \left| k_p \left((-V_{DD} - V_{TP}) V_{DSATp} - \frac{V_{DSATp}^2}{2} \right) \right|$$

❗ $V_{OL} > 0$ ，使得后级电路的NMOS亚阈值漏电流增大。

❗ 静态功耗的存在限制了伪nMOS的应用。

可以用一个使能信号控制负载管的栅极，在待机状态下将pMOS关闭。



当驱动管和负载管均不导通时，输出电压取决于管子的次开启特性（亚阈值电流）；

伪nMOS逻辑的特点


- 晶体管数少 ($N+1$)，只用N管实现逻辑，减少了输入电容,适用于大扇入NOR门
- 有比电路， V_{OL} 和晶体管尺寸有关，必须在性能、功耗和噪声容限间折中，使得设计相对困难。
 - W_p 增大-噪声容限减小、 t_{pLH} 缩短、 t_{pHL} 增大、功耗增大
- $V_{OL} \neq 0$ ，噪声容限小。功能要求 $V_{OL} < V_{IL}$,出于功耗考虑， $V_{OL} < V_T$
- 静态功耗大限制了应用——可以用一个使能信号控制负载管的栅极，在待机状态下将pMOS关闭。

伪NMOS逻辑的应用

NOR ROM和NAND ROM


□ NOR

- ❖ BL = NOR (all WL's of non-programmed cells)
- ❖ The word line of selected row high
- ❖ Un-programmed = 1
- ❖ Programmed = 0




□ NAND

- ❖ BL = NAND (all WL's of non-programmed cells)
- ❖ All word lines high by default with exception of selected row
- ❖ Un-programmed = 1
- ❖ Programmed = 0



DCVSL


- 交叉耦合负载
- 轨线到轨线的摆幅
- 无静态功耗
- 交叉耦合的**PMOS**形成正反馈的有源负载
- 差分输入/差分输出



Differential Cascode Voltage Switch Logic (DCVSL)
差分串联电压开关逻辑

DCVSL


- 交叉耦合负载
- 轨线到轨线的摆幅
- 无静态功耗
- 交叉耦合的**PMOS**形成正反馈的有源负载
- 差分输入/差分输出



Differential Cascode Voltage Switch Logic (DCVSL) 差分串联电压开关逻辑

DCVSL

- 交叉耦合负载
- 轨线到轨线的摆幅
- 无静态功耗
- 交叉耦合的**PMOS**形成正反馈的有源负载
- 差分输入/差分输出



Differential Cascode Voltage Switch Logic (DCVSL)
差分串联电压开关逻辑


DCVSL

- 交叉耦合负载
- 轨线到轨线的摆幅
- 无静态功耗
- 交叉耦合的**PMOS**形成正反馈的有源负载
- 差分输入/差分输出

实现满摆幅


PDN1必须足够强使得**Out**低于 $V_{DD}-|V_{Tp}|$

仍然是有比逻辑！




Differential Cascode Voltage Switch Logic (DCVSL)
差分串联电压开关逻辑

DCVSL 逻辑共享



XOR-NXOR gate



全加器（求和）

$$S = A \oplus B \oplus C_{in}$$

DCVSL特点

🌿 **结构**：逻辑互补的**NMOS** 下拉管，交叉连接的**PMOS** 上拉管。

🌿 **逻辑形成**：

- 具有伪**NMOS**特点：所有逻辑由**N** 管实现，减少了输入电容，在速度上有潜在优势。
- 不同于伪**NMOS**：存在的交叉反馈使**CVSL** 的输出最终都能稳定在正确的电平上。

🌿 **设计考虑**：交叉**P** 管尺寸的选择很重要，

- **P** 管太大时产生的上拉电流会使下拉速度变慢，
- 但**P** 管太小时将需较长时间才能把互补输出上拉到高电平。 } 折中

🌿 **面积**：同时要求正反输入，面积大，但在要求互补输出或两个下拉网络能**共享逻辑**时比较有利，比较适合于实现多输入的**NOR** 结构。

🌿 **功耗**：无静态功耗，但同时有上升和下降过渡（开关活动性大），因此有较大的翻转（**Cross-over**）电流和功耗


静态逻辑

❖ 静态互补CMOS逻辑

❖ 有比逻辑

❖ 传输管逻辑

传输门逻辑



- **N**个晶体管
 - 无静态功耗
- 通过允许输入驱动源漏端来减少晶体管数目。

静态逻辑

❖ 静态互补CMOS逻辑



❖ 有比逻辑

❖ 传输管逻辑

- 传输管的特性
- CPL逻辑
- 阈值损失补偿技术
- 传输管逻辑的信号完整性问题


NMOS传输管逻辑的直流特性

AND门



不能再生，需要通过插入**CMOS**反相器来弥补

传输管的延时




$$t_p = 0.69(R_d + R_t)C_L + 0.69R_dC_A$$

延时与驱动门有关。


输出反相器应设计成Low-skewed 的，以克服CPL 传输管输出上升速度缓慢的缺点。

NMOS传输门的功耗



$$E_{01 \rightarrow} = C_L \cdot V_{dd} \cdot (V_{dd} - V_t)$$

具有小的信号摆幅，**可以利用小摆幅来降低充放电功耗。**（例如，存储器中的小摆幅位线）



阈值电压损失引起下一级逻辑门的静态功耗。（注意：阈值损失超过一个 V_{T0} ）

LX3

幻灯片 28

LX3

$V_{sb} > 0$, 受体效应影响, $V_T > V_{T0}$

Li XY, 2015/11/16

静态逻辑


- ❖ 静态互补CMOS逻辑
- ❖ 有比逻辑
- ❖ 传输管逻辑
 - 传输管的特性
 - 传输管逻辑
 - 阈值损失补偿技术
 - 传输管逻辑的信号完整性问题

互补传输管逻辑 (CPL)


a6




(a)



AND/NAND



OR/NOR



EXOR/NEXOR

(b)


幻灯片 30

a6 每个网络包括两个导通条件互补的支路并联；两个网络结构相同，不同网络中相同导通条件的支路输入信号互补。
adm, 2011/11/7


LX2 传输管驱动的反相器通常采用low skewed反相器，以弥补NMOS传输管高电平低的不足。
Li XY, 2014/11/17

CPL全加器

nFET 逻辑



半加器



全加器

所有逻辑都由相同的基本拓扑结构单元实现。

$$F = AS + B\bar{S}$$

$$\bar{F} = \bar{A}S + \bar{B}\bar{S}$$


CPL特点

- ❖ 简单，比静态CMOS 电路的晶体管数大大减少，功耗低。
- ❖ 静态逻辑，
 - （经反相缓冲的）输出节点总是连至 V_{DD} 或GND，有利消除噪声。
- ❖ 存在阈值损失（有几种解决办法）。
- ❖ 具有互补功能（互补的输入—互补的输出），需产生互补信号的额外电路以及额外的布线开销。但在需要正反输出信号时比较有利。
- ❖ 对驱动它的电路的负载效应小。


静态逻辑

- ❖ 静态互补CMOS逻辑
- ❖ 有比逻辑
- ❖ 传输管逻辑
 - 传输管的特性
 - 传输管逻辑
 - 阈值损失补偿技术
 - 传输管逻辑的信号完整性问题

电平恢复（阈值损失补偿1）



- 优点：全摆幅
- 缺点：
 - 电平恢复管增加了负载电容；
 - 电平恢复管在X由高向低翻转时削弱了放电电流。**Mn应强于Mr.**（是一个有比电路。）



- **A=0, B=1**时，应保证X的电平低于反相器阈值
- 注意:传输晶体管下拉电路可能会有几个晶体管堆叠在一起

a7

A=0,B=1时X点电压的波形。



低电平随着Mr的强度增大而升高，传播延时也随之增长。

adm, 2011/11/7

差分电平恢复电路

- 🔥 又称：摆幅恢复传输管逻辑 (SRPL)
- 🔥 正反馈，加速输出变化，以较少的晶体管数代价获得较小的延时
- 🔥 串联SRPL门之间要用CMOS缓冲器，
 - 否则串联门的电平恢复器件之间的竞争会降低性能。
- 🔥 交叉耦合反相器中的nMOS必须足够弱，保证传输管上拉时的性能（有比问题）

Low skewed反相器



a8

删掉摆幅恢复反相器中的NMOS管，即变为了带电平恢复管的CPL电路。


adm, 2011/11/7

摆幅恢复传输管逻辑设计中的注意事项




串联SRPL门之间要用CMOS缓冲器，

- 否则串联门的电平恢复器件之间的竞争会降低性能。




M1下拉，M2-M3上拉，形成竞争

摆幅恢复传输管逻辑设计中的注意事项



由于传输管传输高电平时驱动能力弱，交叉耦合反相器中的NMOS必须足够弱，以保证传输管上拉时的性能。



使用 $V_T=0$ 的单管传输门（阈值损失补偿2）





但要注意漏电流

CMOS传输门（阈值损失补偿3）

传输门
(transmission gate)



传输门电阻
基本恒定



通常 $W_p = W_n$

x2

a10


幻灯片 39

a10 过大的 W_p 会增加寄生电容，在NMOS导通的范围内电阻主要由NMOS电阻决定。
adm, 2011/11/7


x2 $R_{n/p} = V_{ds}/I_{ds}$ ——大信号电阻
xiangyuli@tsinghua.edu.cn, 2025/11/25

传输门逻辑


多路选择器逻辑:



传输门同样不具有再生性，输出端要加反相器驱动。



传输门 XOR






$$F = A \oplus B$$

传输门逻辑的性能

- ✿ 要考虑驱动反相器的驱动能力。
- ✿ 内部节点短路降低了等效电阻,但同时增大了内部节点电容

传输门电路的延时

延时随串联传输门的数目迅速增加。



传输管与传输门逻辑小结

🔥 传输管

- **优点**: 寄生电容小, 速度快, 属无比逻辑
- **缺点**: 阈值损失, 噪声容限差, 会引起下一级静态功耗; MOS 管的导通电阻随电压变化而变化

🔥 全传输门

- **优点**: 无阈值损失, MOS 开关的导通电阻基本为常数
 - 和其它阈值损失补偿方法相比, 是无比逻辑、功耗低
- **缺点**: 必须提供正反控制信号, 版图设计效率低, 电容大

静态逻辑

❖ 静态互补CMOS逻辑

❖ 有比逻辑

❖ 传输管逻辑

- 传输管的特性
- 传输管逻辑
- 阈值损失补偿技术

- 传输管逻辑的信号完整性问题





传输管逻辑的信号完整性问题

- ❖ 阈值损失问题
- ❖ 传输管和传输门都不具有“再生特性”，级联时会累加噪声——输出端需静态反相器
- ❖ 扩散区输入
- ❖ 非单向性

扩散区输入

当输入信号直接驱动传输管（传输门）的扩散区时，输入端易受到噪声干扰（尤其当驱动端处于高阻状态时）；

存在电平恢复、latch等反馈结构时，扩散区输入的情况下有比问题变得更加敏感



幻灯片 47

a11 扩散区比较容易受到衬底耦合噪声的干扰
adm, 2011/11/7

a12 在存在反馈结构的情况下，必须保证传输门和驱动级的整体驱动能力强于反馈电路，如果驱动门距离传输门较远还要考虑其间的互连线电阻，不能仅仅考察传输门自身
adm, 2011/11/15

传输管与传输门逻辑小结（1）

- ❖ 电路简单、对驱动电路的负载小，但是
 - 扩散区较易受到衬底耦合噪声的干扰，扩散区输入的噪声容限（ V_T ）小；
 - 扩散区输入需要在输入端放置接触孔，增大了输入扩散区的面积；
- ❖ 无比逻辑（但增加电平恢复电路后存在有比问题）；
- ❖ 传输管和传输门都不具有“再生特性”，级联时会累加噪声，输出端常需静态反相器；
- ❖ 静态逻辑：设计传输管、传输门网络时，应使所有情形下遵守“输出端低阻抗连至Vdd或Gnd”的原则；
- ❖ 传输管和传输门逻辑直接级联延时随着级数增加迅速增加，中间需要插入静态反相器缓冲；
- ❖ 功耗低：消除阈值损失（或使 $V_{Tn} < V_{Tp}$ ）的情况下无静态功耗。

传输管逻辑小结（2）

🔥 解决阈值损失问题可以采用

- 电平恢复电路
 - 单端逻辑可以采用反馈上拉PMOS
 - 差分逻辑可以采用交叉耦合PMOS，交叉耦合反相器（SRPL）等不同形式恢复电平
 - 增加了内部节点电容，关断时有信号竞争（注意电平恢复器尺寸的设计），降低了门的速度
 - PMOS 的导通加速了上拉，因而减少了输出（反相器）的下降时间
- 低阈值晶体管——存在较大的亚阈值漏电流
- 采用传输门代替NMOS传输管构成电路（CMOS传输门逻辑）——增加了面积（有源区需要放置接触孔）和互补的控制线

传输管逻辑小结（3）

- ❖ 为了解决信号再生的问题，传输管逻辑需要插入静态反相器恢复电平
 - 一般采用LO-skewed反相器以弥补NMOS传输管传输高电平的能力不足
 - 传输管（门）延时计算要考虑驱动电路的情况
 - 传输管（门）延时的静态漏电流要考虑前后级反相器中的电流通路
- ❖ 传输门具有较高的可靠性和简单的结构，普遍用于标准单元库中MUX、latch、XOR门、乘法/加法器等逻辑的实现。